Mémoires


Schéma de principe d'une mémoire

Définitions de base

Les mémoires sont des circuits intégrés permettant d'enregistrer des mots binaires.


Ces mots, généralement de 8 ou 16 bits, sont généralement des instructions d'un programme ou des données à sauvegarder temporairement.

Les broches (pattes métalliques d'accès) sont de trois types :

  1. Les broches des données : D7 ... D0
     Lors de l'opération dite d'écriture on y applique les états électriques du mot binaire à enregistrer. Lors de l'opération dite de lecture on y retrouve le mot binaire antérieurement enregistré.
  2. Les broches des adresses : A15 ... A0
    chaque combinaison binaire sur ce bus correspond à une case dans laquelle est enregistré un et un seul mot binaire.
  3. Les broches de contrôle : /WR et /CE

Ces broches sont reliées à l'unité centrale par des conducteurs imprimés sur le circuit de la carte mère.
Chaque ensemble de conducteurs s'appelle un BUS.

/WR = 1 met la mémoire en configuration d'écriture
/WR = 0 met la mémoire en configuration de lecture

/CE = 1 met les broches des données en état de haute impédance : mémoire déconnectée du bus des données.

/CE = 0 met les broches des données en état de basse impédance : mémoire connectée au bus des données.


Représentation d'un Circuit Intégré de mémoire
telle qu'on la trouve dans le schéma d'une carte ou un catalogue de constructeur.

  • Données 8 bits. D0 à D7

  • 13 broches d'adresses A0 à A12

  • Une broche de contrôle lecture-écriture : ici appelée /WE (Write Enable)

  • Deux broches de validation /CE1 et /CE2

  • Une broche trois-états /OE

  • Broches d'alimentation 5V : Vcc et Gnd

 

Opérations de lecture ou écriture

Détail des opérations de lecture ou d'ériture dans une mémoire


Dans l'opération d'écriture (Write), le Bus des Données présente l'octet à enregistrer sur les broches D0…D7

Dans l'opération de lecture (Read), le Bus des Données reçoit l'octet à lire que la mémoire lui présente sur ses broches D0…D7

La ligne de contrôle /WR met la mémoire en fonction d'écriture quand il est extérieurement porté à l'état bas. (Logique négative).

Le bus des adresses présente toujours l'adresse en mémoire de l'octet à lire ou à écrire. Elle est imposée extérieurement par la CPU.

Pour que la mémoire ne reste pas constamment électriquement reliée sur le bus des données, ce qui créerait des conflits, la broche /CE (Chip Enable = validation du circuit) reste à l'état haut (circuit invalidé) en dehors des opérations de lecture de cette mémoire.

Chronogrammes

Commentaires

HZ : Haute impédance : la mémoire se déconnecte intérieurement des broches des données.

Echantilonnage de lecture ou d'écriture : signaux normalement produits par l'unité centrale pour indiquer l'instant précis où elle lit les données de la mémoire ou celui où elle écrit des données dans la mémoire.
Ces signaux doivent être combinés pour actionner convenablement la broche de lecture-écriture /WR de la mémoire. Voir le chapitre consacré à l'unité centrale.

dM : temps d'accès à la mémoire entre l'échantillonnage et la disponibilité des données sur le bus

dU : temps de latence de l'unité centrale entre le signal d'écriture et la disponibilité des données sur le bus.

Retour au sommaire "Carte mère - Unité Centrale - Périphérie"