

## Registres

Cette fiche est consacrée aux différents registres utilisés en électronique.

Cette partie présente des registres réalisés avec des bascules intégrées et des CI registres intégrés.

Dans les systèmes numériques les informations sont la plupart du temps codées sur plusieurs bits : par exemple un nombre décimal à deux chiffres se représente en BCD avec 8 bits :  $(74)_{10} \Rightarrow (01110100)_{\text{BCD}}$ ; Un caractère de clavier alphanumérique est codé sur 7 bits en code ASCII : lettre O  $\Rightarrow (01001111)_2$  etc.

La mémorisation de ces informations nécessitera plusieurs bascules .


**L'ENSEMBLE DE CES n BASCULES S'APPELLE ALORS UN "REGISTRE".**

Pour la réalisation des registres on utilise des bascules type D ou J-K montés en type D.

### 1 - Registres à chargement parallèle

Pour ce type de registres on parle de "chargement parallèle" car l'information à mémoriser est présente sur n fils.

Exemple de réalisation d'un registre à chargement parallèle, à 4 étages (registre 4 bits), avec des bascules D 74LS74 :




### 2 - Registres à chargement série - Registres à décalage (Shift Register)

Lorsque l'information comporte un trop grand nombre de bits, ou qu'elle doit être transportée à grande distance, on effectue un "chargement série".

Cela consiste à charger successivement les n bits par une seule entrée du registre appelée "entrée série". A chaque nouvelle entrée un décalage est nécessaire pour ne pas perdre les valeurs précédemment chargées.


Exemple de réalisation d'un registre à chargement série à 4 étages (registre 4 bits) avec des bascules D 74LS74



Si  $T$  est la période de l'horloge utilisée et  $n$  le nombre de bits d'information à transmettre, alors la durée totale du chargement série est :  $nxT$ .

Pour des raisons de temps de propagation des bascules, le mode de commande des horloges utilisées dans les registres à décalage n'est *jamais* le mode *LATCH*. L'horloge sera donc toujours du **type dynamique (Front)**.

**3 - Registre intégré ; Exemple du 74LS295**



**EN** : Entrée de Validation. L'état logique 0 de l'entrée EN entraîne l'état «HAUTE IMPEDANCE» sur les sorties. Cette entrée est prioritaire sur les autres commandes.

**M1 et M2** : Sélection de Mode. L'état logique 1 de l'entrée commune LD/ $\overline{SH}$  sélectionne le mode de chargement parallèle et l'état logique 0 de l'entrée commune sélectionne le mode de chargement série.

**C3/2 @** : Dépendance de Commande en décalage à droite. Cette entrée est une horloge active sur front descendant commandant les données référencées 3D en mode 2 seulement c'est à dire en chargement série. La seule entrée répondant à ces critères est l'entrée SER.

**2,3D** : Entrée de Donnée dépendante de la commande C3 et utilisée en mode 2 seulement c'est à dire en chargement série.

**1,3D** : Entrée de Donnée dépendante de la commande C3 et utilisée en mode 1 seulement c'est à dire en chargement parallèle.

**QA, QB, QC, QD** : Sorties du registre.

▷ : Symbole indiquant une Sortie Amplifiée.

▽ : Symbole indiquant une Sortie Trois Etats. La commande de mise à l'état haute impédance est noté EN.

**Remarques :**

Il existe beaucoup de registres intégrés présentant des fonctions différentes. La démarche d'étude reste cependant toujours la même : *Etude de la documentation constructeur et approche rapide en interprétant la norme 617.*